Suporta os padrões UCIE 2.0 e OCP Bow para maior flexibilidade do projeto.
A Keysight Technologies, Inc. anunciou uma colaboração com a Intel Foundry para oferecer suporte à tecnologia de interconexão de vários mortes incorporada (EMIB-T), que visa aprimorar as soluções de embalagem para AI, aplicativos de data center e o nó do processo Intel 18A.
À medida que a IA e as cargas de trabalho do data center se tornam uma comunicação mais complexa e confiável entre chipets e 3DICs é cada vez mais importante. A transferência de dados de alta velocidade e a entrega eficiente de energia são essenciais para atender às necessidades de aplicativos de semicondutores de próxima geração. A indústria está enfrentando esses desafios com padrões abertos como CHIPlet universal Interconect Express (Ucie) e Bando de fios (Bow), que define protocolos de interconexão para integrar chipets e 3DICs em vários pacotes 2.5D/3D e laminados/orgânicos.
Ao adotar esses padrões e verificar os chipets para conformidade e margem de link, a Keysight EDA e a Intel Foundry contribuem para um ecossistema de interoperabilidade em chiplet. A colaboração visa reduzir os custos de desenvolvimento, mitigar o risco e acelerar a inovação no design de semicondutores.
Keysight Eda’s Designer Phy de chipleta solução mais recente para o design de chiplet digital de alta velocidade, adaptado aos aplicativos de IA e data center, agora oferece recursos avançados de simulação para o padrão UCIE 2.0 e apresenta suporte para o padrão de arco do projeto de computador aberto. Como uma solução avançada de design de design de nível de sistema e solução de projeto de matriz para morrer (D2D), o designer de chiplet Phy permite a validação do nível pré-silício, simplificando o caminho para gravar.
Para mais informações, visite keysight.com.